一般來(lái)說(shuō)有兩個(gè)主要的規(guī)格：

1. 一種是放置于單片機(jī)CPU與主存儲(chǔ)之間的高速緩存，有兩種規(guī)格，一種是會(huì)固定在電路主板上的高速緩存，另一種是插入電路卡槽的COAST擴(kuò)充用的高速緩存。

2. 第二種是內(nèi)置于CMOS芯片146818的電路中，內(nèi)部有128字節(jié)小容量的SRAM存儲(chǔ)芯片，用于存儲(chǔ)我們?cè)O(shè)置的配置數(shù)據(jù)，也有用于加速單片機(jī)CPU內(nèi)部數(shù)據(jù)的傳遞，從80486CPU開(kāi)始，基本上CPU內(nèi)部會(huì)將SRAM設(shè)計(jì)進(jìn)去作為高速緩存，SRAM存儲(chǔ)芯片在讀取數(shù)據(jù)上速度比較快，不需要刷新電路，目前在市場(chǎng)上，價(jià)格相對(duì)其他的DRAM還是高了點(diǎn)，主要用于高要求的行業(yè)中的應(yīng)用，

 

基本特點(diǎn)

1.速度相對(duì)快，不需要刷新電路，可以提高整體工作效率。

2.SRAM集成度低，功耗高，相同的容量的情況下比DRAM等存儲(chǔ)芯片體積大，

 

SRAM存儲(chǔ)的應(yīng)用

1.CPU與主存之間的高速緩存。

2.CPU內(nèi)部的L1／L2或外部的L2高速緩存。

3.CPU外部擴(kuò)充用的COAST高速緩存。

4.CMOS 146818芯片。

 

       同步SRAM存儲(chǔ)芯片在傳統(tǒng)上的應(yīng)用是搜索引擎，用于對(duì)算法的實(shí)現(xiàn)，長(zhǎng)時(shí)間來(lái)這也是SRAM存儲(chǔ)芯片在網(wǎng)絡(luò)的主要作用。跟隨著新的存儲(chǔ)技術(shù)的出現(xiàn)，設(shè)計(jì)者為SRAM存儲(chǔ)芯片找到新的應(yīng)用領(lǐng)域。

現(xiàn)在對(duì)路由器跟交換機(jī)的要求已經(jīng)不僅僅限制于FIB搜索，計(jì)數(shù)器需要對(duì)接收服務(wù)包的信息包數(shù)量進(jìn)行跟蹤，并從中獲取統(tǒng)計(jì)數(shù)據(jù)從而解決賬單編制問(wèn)題，并通過(guò)統(tǒng)計(jì)來(lái)不間斷監(jiān)視網(wǎng)絡(luò)，并完成對(duì)問(wèn)題的檢測(cè)及判定，并隨著每個(gè)信息包處理量的遞增，就必然采取包緩沖器來(lái)提高處理能力，除了上面提及到的以外，隨著系統(tǒng)中存儲(chǔ)器資源的增加，動(dòng)態(tài)存儲(chǔ)分配也是必需的，路由器或者交換機(jī)的這些附加功能正在重新定義這網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)。

 

具有更多新功能的網(wǎng)絡(luò)系統(tǒng)

　并隨著IPv6和VRF的快速普及，對(duì)更寬、更深、更快和更高效系統(tǒng)的需求變得更為迫切。系統(tǒng)設(shè)計(jì)者必須能以最低的成本來(lái)滿足網(wǎng)絡(luò)系統(tǒng)的所有度量標(biāo)準(zhǔn)。這時(shí)，之前的同步SRAM已經(jīng)難以滿足需求了。所以這些功能需要借助DDR或QDR SRAM等速度更快、帶寬更高的SRAM存儲(chǔ)芯片來(lái)實(shí)現(xiàn)。

 

QDR 與 DDR SRAM

　　在由瑞薩、、賽普拉斯IDT、NEC和三星公司組成的QDR協(xié)會(huì)的合作下開(kāi)發(fā)出了QDR SRAM存儲(chǔ)芯片，目的通過(guò)把SRAM存儲(chǔ)芯片性能提升為原先的4倍用于滿足那些不僅需要標(biāo)準(zhǔn)ZBT或NoBL SRAM的低延遲和滿周期利用率，并還需要極大幅度提高工作頻率的系統(tǒng)對(duì)帶寬的要求。QDR SRAM存儲(chǔ)芯片具有單獨(dú)的讀和寫(xiě)端口，設(shè)計(jì)里在每個(gè)數(shù)據(jù)引腳上以雙倍數(shù)據(jù)速率各自獨(dú)立地工作，因此能在一個(gè)時(shí)鐘周期中傳輸4個(gè)數(shù)據(jù)字，因此4倍數(shù)據(jù)速率而得名。設(shè)計(jì)上采用分離的讀/寫(xiě)端口從根本尚消除了SRAM與存儲(chǔ)控制器之間對(duì)總線爭(zhēng)用的沖突，這就是傳統(tǒng)的公用I/O器件的問(wèn)題所在。因此QDRII SRAM被稱呼為回波時(shí)鐘的源同步時(shí)鐘，它們與數(shù)據(jù)輸出由同一道生成。QDR SRAM采用了HSTL I/O標(biāo)準(zhǔn)，從而實(shí)現(xiàn)高速緩存操作。

 

      QDR SRAM主要的應(yīng)用在于面向那些需要在讀和寫(xiě)操作之間進(jìn)行轉(zhuǎn)換，而DDR SRAM主主要的應(yīng)用在于面向需要進(jìn)行數(shù)據(jù)流式處理，此時(shí)，讀和寫(xiě)操作之間的近期平衡為百分百的讀操作或百分百的寫(xiě)操作。但在這種情況下，有一根QDR SRAM總線在百分之五十的時(shí)間里沒(méi)被使用過(guò)。同時(shí)其它總線也是可能具有不平衡的近期讀/寫(xiě)比例。這是督促人們對(duì)DDR公用I/O SRAM存儲(chǔ)芯片開(kāi)發(fā)的主要因素，在這種器件中，輸入和輸出數(shù)據(jù)端共同使用同一根總線。在從讀操作向?qū)懖僮鬓D(zhuǎn)換的過(guò)程中，需要總線轉(zhuǎn)向周期，并使得可用帶寬減少。因此，對(duì)于某些系統(tǒng)來(lái)說(shuō)，這必然產(chǎn)生了比QDR架構(gòu)的平均總線利用率更優(yōu)，控制信號(hào)幾乎極少，而且又與QDR器件控制信號(hào)有些不同的地方。