IS62WV102416EBLL是低功耗16M位靜態(tài)SRAM，以1024Kx16位組織。它采用的高性能CMOS技術(shù)制造。這種高度可靠的過(guò)程與創(chuàng)新的電路設(shè)計(jì)技術(shù)相結(jié)合，可以生產(chǎn)出高性能和低功耗的存儲(chǔ)器件。當(dāng)處于高電平（取消選擇）或CS2為低電平（取消選擇）或處于低電平時(shí)，CS2均為高電平且兩者均為高電平時(shí)，器件假定在待機(jī)模式下，可以通過(guò)CMOS輸入電平來(lái)降低功耗。
 
使用芯片使能和輸出使能輸入可輕松擴(kuò)展存儲(chǔ)器。激活的LOW Write Enable（低寫(xiě)使能）控制存儲(chǔ)器的寫(xiě)入和讀取。IS62WV102416EBLL采用JEDEC標(biāo)準(zhǔn)的48引腳BGA（6mmx8mm）封裝。ISSI代理商宇芯支持供樣及產(chǎn)品技術(shù)解決方案.
 
引腳配置
48引腳BGA
   
功能說(shuō)明
 
SRAM是隨機(jī)存取存儲(chǔ)器之一。每個(gè)字節(jié)或字都有一個(gè)地址可以隨機(jī)訪問(wèn)。SRAM存儲(chǔ)器支持三種不同的模式.
 
待機(jī)模式
取消選擇時(shí)，設(shè)備進(jìn)入待機(jī)模式（HIGH或CS2LOW或兩者都為HIGH）。輸入和輸出引腳（I/O0-15）處于高阻抗?fàn)顟B(tài)。根據(jù)輸入電平，此模式下的電流消耗為ISB1或ISB2。此模式下的CMOS輸入將最大程度地節(jié)省功率。
 
寫(xiě)模式
選擇芯片時(shí)（LOW和CS2HIGH），寫(xiě)使能（）輸入LOW時(shí)的寫(xiě)操作問(wèn)題。輸入和輸出引腳（I/O0-15）處于數(shù)據(jù)輸入模式。即使為L(zhǎng)OW，在此期間輸出緩沖區(qū)也會(huì)關(guān)閉。并啟用字節(jié)寫(xiě)入功能。通過(guò)啟用LOW來(lái)自I/O引腳（I/O0至I/O7）的數(shù)據(jù)被寫(xiě)入該位置。
在地址引腳上指定。處于低電平時(shí)，來(lái)自I/O引腳（I/O8至I/O15）的數(shù)據(jù)被寫(xiě)入該位置。
 
讀取模式
選擇芯片時(shí)（LOW和CS2為HIGH），寫(xiě)使能（）輸入為HIGH時(shí)，讀操作出現(xiàn)問(wèn)題。當(dāng)為低電平時(shí)，輸出緩沖器打開(kāi)以進(jìn)行數(shù)據(jù)輸出。不允許在讀取模式下對(duì)I/O引腳進(jìn)行任何輸入。并啟用字節(jié)讀取功能。通過(guò)啟用LOW，來(lái)自存儲(chǔ)器的數(shù)據(jù)出現(xiàn)在I/O0-7上。處于低電平時(shí)，來(lái)自內(nèi)存的數(shù)據(jù)將出現(xiàn)在I/O8-15上。
 
在讀取模式下，可以通過(guò)拉高來(lái)關(guān)閉輸出緩沖器。在此模式下的內(nèi)部設(shè)備作為READ操作，但I(xiàn)/O處于高阻抗?fàn)顟B(tài)。由于器件處于讀取模式狀態(tài)，因此使用有功電流。
 

關(guān)鍵詞：SRAM   外擴(kuò)SRAM   IS62WV102416EBLL